半导体产业的未来：3D堆叠封装技术

　　半导体业晶圆制程即将达到瓶颈，也就代表摩尔定律可能将失效，未来晶圆厂势必向下整合到封测厂，在晶圆制程无法继续微缩下，封测业将暂时以系统级封装等技术将芯片做有效整合，提高芯片制造利润，挑起超越摩尔定律的角色，日月光、矽品及力成积极布局。

　　半导体协会理事长卢超群指出，未来半导体将要做3D垂直堆叠，全球半导体产业未来会朝向类摩尔定律成长。

　　晶圆微缩将达瓶颈

　　矽品研发中心副总经理马光华表示，未来单一芯片已经无法继续缩小情况下，或着是说缩小的成本价格已经超越经济效益，这时候就必须透过封装技术，来提升芯片的性能效益，好比日月光系统级封装（SiP）技术或晶圆级封装等。

　　马光华指出，所谓晶圆级封装就是将整片晶圆直接进行封装及测试，过程中少掉部分封装材料，制作起来的IC（集成电路）会相对较薄，而所谓的扇出型晶圆级封装也就是直接在晶圆上进行扇出封装，能将材料再节省3成，同时芯片能更薄。

　　未来还有面板级封装，马光华解释，面板级封装也就是直接利用面板进行封装，相较在12寸晶圆上切割IC，能更有效率且节省成本，等到扇出型封装在面板上成熟后，就会出现面板级系统级封装。

　　面板级封装省成本

　　现在各大厂无不瞄准先进制程封装，以提升封测品质，更要甩开对手，其中日月光正在积极布局扇出型封装及系统级封装，先前日月光还取得DECA TECHNOLOGIES的扇出型晶圆级封装制程技术与专利授权 。

　　力成董事长蔡笃恭表示，由于未来产品发展将朝向轻薄短小，不过摩尔定律面临极限后，就必须采取先进封装技术弥补这方面的不足，不论是2.5D、3D或是扇出型（Fan out）封装等，力成所有设备都准备好了。

　　封测业人士指出，目前不论是在逻辑IC上抑或是NAND Flash上，都需要3D堆叠技术，才能让芯片效益发挥**化，也才能达到轻薄短小的程度。